嚇暈三星！台積電1nm晶片突爆發，超巨投320億美元。晶圓或超4萬美元/片，IC企業「直呼用不起」。Eliyan佈局Chiplet，發表NuLink。ASML開啟收購模式，先進製程製造需求太強勁。-侃侃有餘
Eliyan公司是一家專業從事Chiplet架構所需要，晶片先進互聯技術的初創公司。其NuLink技術跟其他先進封裝技術相比，節省時間、成本和開發工作，減少製造過程中的材料成本和浪費，降低晶片功耗。
據相關媒體11月下旬的報導，台積電已做出了戰略決策，決定在2026年至2030年內，開始為1nm級別的晶片生產鋪路，選址將位於台灣桃園附近的龍潭科技園區，興建新的晶圓廠。
台積電暫時只披露了N2工藝節點的計劃，台積電已經制定了在2025年下半年，有業內人士估計，關鍵是高數值孔徑的High-NA EUV曝光機。 1nm級別的工藝，可能要到2027年至2028年才能量產。
#1nm #台積電 #龍潭科技園區 #高數值孔徑曝光機 #Eliyan #ASML #Chiplet #晶片
侃侃有餘天天更新科技相關新聞
嚇暈三星！台積電1nm晶片突爆發，超巨投320億美元。晶圓或超4萬美元/片，IC企業「直呼用不起」。Eliyan佈局Chiplet，發表NuLink。ASML開啟收購模式，先進製程製造需求太強勁。-科技新聞視頻發布於2022-11-24 06:00:29
頻播放長度10:19
視頻網址:https://www.youtube.com/watch?v=zbbvgDp44c8
Chiplet 的前提是 能生產 小晶片，如果生產製造不出小晶片，怎堆疊？
找台積電代工不就解決了？
這種初創公司一點屁用都沒有，沒有實操經驗，誰用誰倒霉。UMC銅製程不找了IBM，中間還爭執INM不對⋯⋯，然後⋯⋯，UMC就沒跟上去了！
标题都一惊一乍的😂
台積的尖端晶片形成全球科技和經濟螺旋式升高的主要力量 各國發展將很大受制於晶片的運用
數位化越來越深的市場競爭 賺錢的利基 越趨困難 台灣關鍵地位很重要
內容有水準 有做功課
這間Silico Frontline也是小有名氣的EDA廠商，且早在10多年就已經加入台積電OIP平台，成為了台積電OIP平台下的EDA合作夥伴。 雖然沒實際見過，但是知道是專門用在電路Lay-out前與後的參數萃取(Extraction)，網表對照，電路電阻性與電容性分析用途，對於Layout最終Sign-off前，提供重要的分析結果與對錯誤預報會有幫助，但是對製程本身問題改進的幫助應該不大才對。
看起來這報導是否是有誤? 還是應該是Silicon Frontline加入了三星EDA設計平台，可以支援客戶用此EDA來幫助晶片設計，就跟他加入台積電EDA夥伴是一樣性質的? 這裏最重要的是，任何設計用途RDA工具，都必須要有半導體廠代表製程能力的數據融合才能產生設計的實用性與正確性，否則就還是一個空架子而已。 以往最讓EDA廠商頭痛的地方就是半導體廠給的資料，例如代表某個技術節點的PDK，Design Rules，Design Reference Manual，SPICE，各層Layout 規範等，會因為製程不穩定或是錯誤，而將EDA設計的可信度降低，萬一有這種情況，你就是設計出符合原定設計規格下最佳的PPA晶片，誇張點說，結果出來的卻是一堆渣。 或者你再厲害用FPGA跑過N次都成功，但下了生產線流片生出來的還是可能會完蛋，或是有極大的Deviation出現。所以半導體廠製程研發重要性由此就可以知道了，他們不只是要研發各種新製程與克服各種製程上的技術問題外，更要建立穩定的製程窗口，這才是正本之處。
三星晶片因漏電導致的高功耗及發熱現象，我也問過一些人，大家都是有點霧煞煞，因為良率要是掉到了只有20%時，這問題就絕不會僅有一兩項，應該是許多問題同時發生，且有些是屬隨機發生，或是相互影響的，真要分析起來還有點會讓人抓不住方向。 以前看過曲博節目，他是認為在金屬導線(Inter Connectivity)這裏出問題，也是有理，但是當時只是FinFET架構，當電晶體微縮後，外接的金屬導線寬度與間距就是必要跟著縮小，電阻也勢必會增加外，外層的阻障層電阻貢獻增大也會隨之而來，這時換導線材料及降低阻障層厚度就是關鍵，同時金屬接點材料與Via製作才也要做改變，曝光與黃光區作業不良也會產生問題，尤其是要用多重曝光方法來製作導線時，就更是要小心。 如果這個問題在還沒解決情況下，三星又接著跳進3nm GAA FET，那就更妙了。 GAA FET在底層電晶體製作的問題更多，光一個製作通道的高縱深及橫向蝕刻就可以把你搞死，倒底是蝕刻不足，還是Over Etching，還是出來的通道材形變了樣，你還很難當場用啥子檢視設備看出來，所以，苦啊!
問問，很多巨頭據報導成為三星3nm的客戶，是因為美國的原因嗎?台積電目前的SWOT呢?(有點深入，但想了解較為真實且一般人可以知道的知識)
我從一接觸半導體就知道中國不會因為半導體就打台灣，為什麼新聞一直亂報，如目前的台積電赴美3nm，這是要等2nm量產才可能出現，但我想了解，台積電美國廠與台灣廠的生產步驟有哪些不同(例如:美國製作、台灣封裝、蝕刻在哪等等)
量子電腦的計算有哪些應用在晶圓研發的應用或只有設計?
@賴建廷 為什麼新聞一直亂報？這就牽扯到實際政治問題，不知你是否知道中共大內宣和大外宣？大內宣就是對內大陸人民洗腦，大外宣就是對外海外包括台灣洗腦（版本還不同），這些年來國際很多媒體多多少少都被中共影響或控制，身為最近大陸的台灣那更不用說，台灣的中天、中時就是紅媒了，很多人都知道，這是媒體部分，而現在人接受到的資訊不只媒體，很多網媒和版主、youtrue、FB等都是中共操控網軍到處造謠的媒介，另外更主要的是被赤化的國民黨高層（中青年齡層還是很多是反共的）就是另一種造謠抹黑黨派，直接就是按中共命令執行…，所以謠言清一色就是抹黑台灣、要不就是美國不可信、美國不會派軍隊、美國如何如何？還有台積電放棄台灣去美國…這些都可以看清脈絡…就是要台灣和美國分化，這樣中共就得利….而這也被國際稱為資訊戰，看看烏俄戰爭首先打的就是資訊戰…
這間Silico Frontline也是小有名氣的EDA廠商，且早在10多年就已經加入台積電OIP平台，成為了台積電OIP平台下的EDA合作夥伴。 雖然沒實際見過，但知道是專門用在電路Lay-out前與後的參數萃取(Extraction)，網表對照，電路電阻性與電容性分析用途，對於Layout最終Sign-off前，提供重要的分析結果與對錯誤預報會有幫助，但是對製程本身問題改進的幫助應該不大才對。
看起來這報導是否是有誤? 還是應該是Silicon Frontline加入了三星EDA設計平台，可以支援客戶用此EDA來幫助晶片設計，就跟他加入台積電EDA夥伴是一樣性質的? 這裏最重要的是，任何設計用途EDA工具，都必須要有半導體廠代表製程能力的數據融合才能產生設計的實用性與正確性，否則就還是一個空架子而已。 以往最讓EDA廠商頭痛的地方就是半導體廠給的資料，例如代表某個技術節點的PDK，Design Rules，Design Reference Manual，SPICE，各層Layout 規範等，會因為製程不穩定或是錯誤，而將EDA設計的可信度降低，萬一有這種情況，你就是設計出符合原定設計規格下最佳的PPA晶片，誇張點說，結果出來的卻是一堆渣。 或者你再厲害用FPGA跑過N次都成功，但下了生產線流片生出來的還是可能會完蛋，或是有極大的Deviation出現。所以半導體廠製程研發重要性由此就可以知道了，他們不只是要研發各種新製程與克服各種製程上的技術問題外，更要建立穩定的製程窗口，電晶體，導線，Layout規範等的各項電性資料，這才是正本之處。
三星晶片因漏電導致的高功耗及發熱現象，我也問過一些人，大家都是有點霧煞煞，因為良率要是掉到了只有20%時，這問題就絕不會僅有一兩項，應該是許多問題同時發生，且有些是屬隨機發生，或是相互影響的，真要分析起來還有點會讓人抓不住方向。 以前看過曲博節目，他是認為在金屬導線(Inter Connectivity)這裏出問題，也是有理，但是當時只是FinFET架構，當電晶體微縮後，外接的金屬導線寬度與間距就是必要跟著縮小，電阻也勢必會增加外，外層的阻障層電阻貢獻增大也會隨之而來，這時換導線材料及降低阻障層厚度就是關鍵，同時金屬接點材料與Via製作才也要做改變，曝光與黃光區作業不良也會產生問題，尤其是要用多重曝光方法來製作導線時，就更是要小心。 如果這個問題在還沒解決情況下，三星又接著跳進3nm GAA FET，那就更妙了。 GAA FET在底層電晶體製作的問題更多，光一個製作通道的高縱深及橫向蝕刻就可以把你搞死，倒底是蝕刻不足，還是Over Etching，還是出來的通道材形變了樣，你還很難當場用啥子檢視設備看出來，所以，苦啊!